繞開EUV光刻工藝!我國突破下一代晶體管技術

過人君 2022/12/15 檢舉 我要評論

在芯片制造過程中,光刻機的先進程度至關重要,而制造工藝也很關鍵。這就是為什麼同樣擁有EUV光刻機,台積電卻比三星良率較高、性能穩定、發熱控制較好等。

還有中芯國際請來梁孟松后,實現從28nm到7nm五個世代的技術開發,制造工藝大大提升。制造工藝最核心的就是晶體管技術,近日我國突破了下一代晶體管技術!

我們知道手機最核心的芯片就是SoC,像華為麒麟、蘋果A系列、高通驍龍、聯發科天璣等。衡量這些手機SoC芯片先進性的一個重要指標,就是內含多少個晶體管。

華為麒麟9000采用5nm工藝,內部有153億個晶體管。蘋果A15也是台積電5nm工藝,內部達到150億個晶圓管,A16采用4nm工藝,內部有160億個晶體管。

那麼,晶圓管到底是個什麼東西?指甲蓋大小的芯片,怎麼會有這麼多晶體管呢?

簡單說,晶體管是一種調節電流或電壓的裝置 ,可以開關或放大信號。它是集成電路中的基本元素,我們通常所說的集成電路,就是由大量與電路互連的晶體管組成。

晶體管的結構由三部分組成,分別為源極、柵極、漏極。那麼,它們之間是如何工作的?電流從源極流向漏極,柵極相當于一個開關或閘門,用來控制電流是否通過。

所以柵極也是晶體管中最重要的部分,早期控制柵極開關的方式是電場,即FET。

FET叫做場效應晶體管,是20nm及以上成熟工藝芯片的主流技術。制程再往前發展到16nm及以下工藝,直到現在的4nm,開始采用鰭式場效應晶體管,即FinFET。

台積電為了穩定,3nm延續使用了FinFET。而三星3nm卻更加激進,想要一舉超過台積電,采用了全環繞柵極晶體管技術,即GAAFET,台積電2nm將開始采用。

晶體管技術不斷前進,就是因為制程微縮到一定程度,原來技術出現問題需要解決。

值得注意的是,晶體管技術發展到7nm及以下時,就需要ASML的高端EUV光刻機的加持,才能夠做出內含晶體管數量更多、性能更強、功耗更低的高端制程工藝芯片。

然而,我們都知道,EUV光刻機早就被美限制,ASML無法將其出貨給我們的企業。

那麼問題來了,沒有EUV光刻機,我們就無法實現晶體管密度的大幅度提升嗎?復旦大學近日給出了答案,研發出了晶圓級硅基二維互補疊層晶體管,即CFET技術。

傳統的晶體管密度的提高,主要通過縮小單元晶體管的尺寸來實現,就是高精度尺寸微縮,從 14 nm 到10nm到7nm到5nm,一直按照 0.7 的倍率,向下不斷迭代。

復旦大學團隊繞過 EUV 工藝,研發出性能優異的異質 CFET 技術,這種晶圓級硅基二維互補疊層晶體管,可以在相同工藝節點下,實現器件集成密度翻倍,提高性能。

異質 CFET 技術的優勢可以利用成熟的后端工藝將新型二維材料集成到硅基芯片上。

也就是說,如果FinFET工藝的芯片由100億顆晶體管組成,那麼采用CFET技術制造的芯片,內部容納的晶體管數量將能夠達到200億顆,從而實現性能的大幅提升。

該成果已經發表在了國際頂尖期刊《自然-電子學》,已經受到了國內外的廣泛關注。

GAAFET工藝是3nm、2nm制程工藝需要的晶體管技術,而CEFT晶體管技術被認為是GAAFET工藝「接班人」,也就是下一代晶體管技術,被列為未來發展的重點。

隨著制造工藝不斷向微縮前進,晶圓制造的成本也越來越高,28nm晶圓僅為3000美元,而3nm晶圓已經達到20000美元,這自然將會制約制造工藝繼續向微縮發展。

而CEFT晶體管技術的出現,如果與芯粒技術結合應用,那將能有效解決芯片制造的成本問題。目前,英特爾已經開始相關布局,我國復旦大學的突破也已經不落下風!

如果CEFT晶體管技術全面應用,14nm工藝就能達到7nm效果,徹底繞開EUV!


用戶評論